
COMMUNICATION SYSTEM



Abstract of JP 2003-204291 A

A transmission line formed on a printed board is used as a transmission channel between semiconductor integrated circuits.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-204291 (P2003-204291A)

(43)公開日 平成15年7月18日(2003.7.18)

(51) Int.Cl.7		識別記号	FΙ		7	73-ド(参考)
H04B	3/04		H 0 4 B	3/04	С	5 K O 2 9
	3/06			3/06	Α	5 K 0 4 6
H04L	25/03		H04L	25/03	С	


		審査請求	未請求	請求項の数15	OL	(全 10 頁)	
(21)出願番号	特顯2002-329(P2002-329)	(71) 出願人	000004237				
(22) 出願日	平成14年1月7日(2002.1.7)	(72)発明者 (74)代理人 ドターム(参	東京都 工藤 東京都 東京都 式会社 1000962 弁理士 考) 5K0	港区芝五丁目?社 議治 港区芝五丁目?社 内	第 1号 CO1 DI	004 EE01 105	

(54) 【発明の名称】 通信システム

(57)【要約】

【課題】 高速伝送可能でかつ高周波増幅率の高い等化 回路を有する通信システムを提供する。

【解決手段】 半導体集積回路100内で生成された送信信号は半導体集積回路100内に設置された送信回路(等化回路)1に入力される。その入力信号の、バッファ4によりバッファリング信号と、1ビット遅延回路5により1ビット遅延された後インバータ6により反転された信号とが、所定の割合で重ね合わされて伝送路2へ出力される。伝送路2を経由した信号は、半導体集積回路200内に設置された、等化回路7により等化された後、信号判定回路8に入力されディジタル信号に変換される。このように、送・受信回路の双方に等化回路を設けることにより、受信回路において受信される電圧波形の減衰の周波数依存を小さくし、受信回路の等化回路に必要な高周波成分増幅率を低減することができる。



【特許請求の範囲】

【請求項1】 送信回路を有する第1のデバイスの前記 送信回路から受信回路を有する第2のデバイスの前記受 信回路へ電気信号を電気伝送路を介して伝送する通信シ ステムにおいて、前記送信回路と前記受信回路の双方に 等化回路が備えられている通信システム。

【請求項2】 前記第1のデバイスと前記第2のデバイスとが半導体集積回路であることを特徴とする請求項1 に記載の通信システム。

【請求項3】 前記送信回路においてディジタル/アナ 10 ログ変換が、前記受信回路においてアナログ/ディジタル変換が行われることを特徴とする請求項1または2に記載の通信システム。

【請求項4】 前記電気伝送路が、シリアルデータ伝送路であることを特徴とする請求項 $1\sim3$ のいずれかに記載の通信システム。

【請求項5】 前記前記送信回路に備えられた等化回路の等化量は、前記電気伝送路の減衰量以下であることを特徴とする請求項1~4のいずれかに記載の通信システム。

【請求項6】 前記送信回路に備えられた等化回路の等化と前記受信回路に備えられた等化回路の等化とにより、前記電気伝送路による信号劣化が補償されて周波数依存性が平坦な信号減衰特性が得られることを特徴とする請求項1~5のいずれかに記載の通信システム。

【請求項7】 前記送信回路に備えられた等化回路の等化量と前記受信回路に備えられた等化回路の等化量との和が、前記電気伝送路の特性に対して最適になるように、前記受信回路に備えられた等化回路の等化量を自動的に調節する機能が前記第2のデバイスに備えられてい 30 ることを特徴とする請求項1~5のいずれかに記載の通信システム。

【請求項8】 前記受信回路に備えられた等化回路は、 等化帯域の異なる第1、第2の等化回路により構成され ていることを特徴とする請求項 $1\sim7$ のいずれかに記載 の通信システム。

【請求項9】 前記第2の等化回路が、前記電気信号の信号周波数以上の周波数での等化を行う機能を有していることを特徴とする請求項8に記載の通信システム。

【請求項10】 前記送信回路に備えられた等化回路は、該等化回路に入力される入力信号と、該入力信号の1ビット遅延信号とを加算する機能を有していることを特徴とする請求項1~9のいずれかに記載の通信システム。

【請求項11】 前記受信回路に備えられた等化回路 として顕在化してきた。伝送路帯域の不足は伝送路を通は、該等化回路に入力される入力信号を増幅する第1の 増幅器と、該入力信号が入力される高周波通過フィルタ と、該高周波通過フィルタの通過信号を増幅する第2の 増幅器と、前記第1の増幅器の出力信号と前記第2の増 という形となって現れる。この周波数特性の違いを補正幅器の出力信号とを加算する加算部とを有していること 50 し、各周波数帯の電圧増幅/減衰率を一定化する行為は

を特徴とする請求項 $1 \sim 10$ のいずれかに記載の通信システム。

【請求項12】 前記第1の増幅器と前記第2の増幅器とはそれぞれ、CMOSインバータ構成の増幅段と、CMOS構成のゲイン調整段とを有していることを特徴とする請求項11に記載の通信システム。

【請求項13】 前記ゲイン調整段は、直列接続された第1、第2のpチャネルMOSFETおよび第1、第2のnチャネルMOSFETと、前記第1のpチャネルMOSFETに並列接続された第3のpチャネルMOSFETと、前記第2のnチャネルMOSFETに並列接続された第3のnチャネルMOSFETと、を有し、前記第1、第2のpチャネルMOSFETおよび第1、第2のnチャネルMOSFETのゲートと、前記第2のpチャネルMOSFETのドレインと、前記第1のnチャネルMOSFETのドレインとが共通に接続されていることを特徴とする請求項12に記載の通信システム。

【請求項14】 前記第3のpチャネルMOSFETの ゲートと前記第3のnチャネルMOSFETのゲートと には、それぞれゲイン調整信号が入力されることを特徴 とする請求項13に記載の通信システム。

【請求項15】 前記ゲイン調整信号は、前記電気伝送路からの出力信号または前記受信回路の前記等化回路の出力信号に基づいて形成されることを特徴とする請求項14に記載の通信システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路などのデバイス間でデータを送・受信する通信システムに関し、特に、伝送路によりシリアルにてデータを送・受信する通信システムに関するものである。

[0002]

【従来の技術】ディジタルデータをアナログ信号に変換 し、ある集積回路から別の集積回路にアナログ信号を伝 送するチップ問通信回路においては、データ伝送の大容 量化が急速に進んでいる。従来のデータ伝送量を律則す る要因として、複数の伝送路を用いて並列にデータ伝送 する時に伝送路の特性のばらつきにより、データ間にス キュー(位相のずれ)が生じ、すべてのデータ間の同期 40 が困難になってきていることが挙げられる。これに対 し、近年では伝送路を1本化(シリアル化)して、位相 のずれによる限界を超えた伝送を実現してきた。しかし ながら、シリアル化により伝送系に要求される帯域はさ らに上昇し、伝送路の伝送帯域が伝送量を律則する要因 として顕在化してきた。伝送路帯域の不足は伝送路を通 過する電気信号の減衰を生じる。また、伝送路特性の周 波数特性により高周波であるほど減衰が大きく、様々な 周波数成分を持つパルス伝送においては信号波形の劣化 という形となって現れる。この周波数特性の違いを補正

電圧の等化と呼ばれる。半導体集積回路間でデータを送 ・受信する通信システムにおいては、従来、送信回路側 または受信回路側のいずれかに等化回路が設けられてき tco

【0003】送信回路にて予め等化を行っておく手段と しては図9~図11に示す回路が従来より用いられてき た。図9に示す回路は、最も簡易な構成を有するもので あって、半導体集積回路100内にて生成された送信信 号は、半導体集積回路100内に設けられた送信回路1 に入力される。入力された信号は、バッファ14にてバ 10 ッファリングされる外、シフトレジスタで構成される1 ビット遅延回路15で1ビット遅延された後インバータ 16でバッファリングされる。そして、バッファ14と インバータ16との出力は所望の割合で重ね合わされて 等化送信信号として出力される。この構成では、正規の データに対して前のデータが異なる場合(右側の電圧波 形で"イ"、"ハ"の場合)の出力電圧振幅が、前のデ ータと同一の場合(右側の電圧波形で"ロ"、"ニ"の 場合)の出力電圧振幅と比較して大きくなる。このこと ることを意味している。

【0004】また、図10に示す回路では、符号間干渉 が前ビットの間以外にもあるとし、シフトレジスタで構 成される1ビット遅延回路17の列を川い連続する何ビ ットかを出力決定回路18で比較して、変化の激しい部 分ほど電圧振幅が大きくなるように出力を調整してい る。また、図11に示す回路では、信号周波数(すなわ ち、ビットの繰り返し周波数)以上の周波数帯域の増幅 率を補正するために、ビット幅以下の時間単位で出力を 調整している。すなわち、複数の出力決定回路20は、 シフトレジスタで構成される1ビット遅延回路19でシ フトした信号と入力信号とを比較して、それぞれ電圧値 の異なる出力を出力し、出力決定回路20の各出力はス イッチング手段により1ビット期間内で時間をずらして 伝送路に出力される。これにより、図11の右側の図に 示されるように、各ビットの電圧振幅は、正規のデータ に対して前のデータが異なる場合(右側の電圧波形で "イ"、"ハ"の場合)にはデータが変化した直後が最 も出力電圧振幅が大きくなるようにし、かつ1ビット期 電圧波形で"ロ"、"ニ"の場合)に比較して、信号周 波数以上の高周波成分においても高周波であるほど出力 電圧振幅を強めるようにしている。

【0005】一方、受信回路において波形の復元を行う 技術も古くから知られている。この方式は高周波帯域で の増幅率を高めることにより実現できるものである。図 12に示す回路では、伝送路より半導体集積回路200 に入力された受信信号は高周波帯域通過フィルタ21に 入力され、その透過信号は増幅器22で増幅された後、 元の受信信号と加算される。そして、このようにして形 50 傾向は、伝送データの高速化により伝送路における減衰

成された復元信号は、ビット判定回路に入力され、ディ ジタル信号に戻される。増幅器22には、通常図13 (a) に示される、入力抵抗R1と帰還抵抗R2が接続 された演算増幅器25が用いられる。また、演算増幅器 25には、13(b)に示される、負荷となるpチャネ

ルMOSトランジスタO11、O12と、信号と参照電 圧Vrefが入力される、差動動作を行うnチャネルM OSトランジスタQ13、Q14を有する差動増幅器が 用いられる。

【0006】増幅器22(演算増幅器25)の帯域が無 限大であるならば、無限大の高調波まで増幅し、理想的 な復元波形を得ることができるが、実際には増幅器の帯 域は有限であるため、高速化されたデータ伝送では理想 的な復元波形を得ることは困難である。そこで、この帯 域の不足を補うために高速なサンプリングを行う方式も 採用されている。この方式では、図14に示すように、 並列に複数のサンプルホールド回路23を配置し、得ら れたタイミングの異なる複数のアナログ値各々に対して 判定回路24で隣接したタイミングのデータとの比較を は、低周波領域に対して高周波領域での出力が大きくな 20 行い、ディジタルデータの決定を行う。そして、得られ た各ビットごとの複数のデータに基づいて正規のデータ の判定を行なう。この方式では、並列に配置される検出 器を順番に動作させることにより、各々が検出動作を行 う周期を長くし、演算・増幅に必要な時間を得ることが 可能になる。ところで、半導体集積回路間の伝送路とし ては、プリント基板上に形成された伝送線路の場合と両 集積回路間を接続するケーブルの場合があり得る。特に 後者についてはケーブルの選択がユーザサイドに委ねら れている場合があることから、伝送路の特性をメーカサ イドで予め特定しておくことはできない。この点に対処 して、受信回路における波形復元方式では、減衰量の異 なる様々な伝送路に対して、自動的に回路特性を調整 し、伝送路特性の差違を吸収する適応等化回路技術が盛 んに開発されている。理想的な増幅が可能であればこの 方式を採用することにより伝送路の特性が明確にされな くても精度のよい波形復元が可能であり、したがって誤 判定の少ないデータ伝送が可能になる。

[0007]

【発明が解決しようとする課題】上述した送信回路側等 間内に段階的に弱め、前のデータと同一の場合(右側の 40 化回路では、最大出力電圧が電源電圧以下にならざるを 得ないことから、低周波成分の出力振幅をそれよりも小 さくすることにより等化を図らねばならない。一方で、 近年素子寸法が縮小されまた動作速度の向上を図るため に電源電圧は低減される傾向にあり、そのため受信され る等化された波形の振幅は縮小されることになる。受信 回路におけるビット判定のマージン、受信波形に混入す る雑音を考慮すると受信波形の振幅は規定のレベル以上 でなければならず、したがって電源電圧の低下に伴い、 許容される伝送路の減衰量が低下することになる。この

量は増大することから、電源電圧の低下に伴い、高速の データ伝送があるいは長距離のデータ伝送が不可能にな る。また、送信回路側に等化回路を設ける方式では、送 信回路側で伝送路出力から自動的に伝送路の減衰量を推 定することができないため、予定された特性と異なる特 性の伝送路が用いられた場合には適切な等化が行えない ことになる。この方式により高周波増幅率が本来要求さ れる値からはずれる場合、図15に示すように、しきい 値とのクロスポイントに関して位相のずれが生じるため である。すなわち、増幅率が適切である場合には、図1 5 (a) に示すように、クロスポイントはローレベルと ハイレベルの中間に位置するが、増幅率が不足の場合、 図15(b)に示すように、ローレベルあるいはハイレ ベルが続いた後のハイレベルあるいはローレベルの電圧 値がデータ期間の終わりにハイレベルあるいはローレベ ルに到達することができず、結果としてローレベル時の 電圧値とハイレベル時の電圧値との中間値が本来の値か らずれてしまう。このクロスポイントに係る位相のずれ はビット判定時のマージンの低下を招く。図15(c) に示す増幅率が過剰の場合にも同様の不都合が生じる。 したがって、送信回路側に等価回路を設ける方式は、あ る程度伝送路が固定された条件あるいはを許容できる位 相ずれ範囲内の伝送速度での通信に限定される。

【0008】受信回路側に等化回路を設ける方式では、 伝送路の周波数特性を把握することができるために、等 化回路が伝送路の減衰特性を補償するように、回路の調 整を行うことができる。しかしながら、高周波数帯にお いては等化回路内の増幅器に帯域の制限があることによ り、高周波帯域通過フィルタで得た信号を十分増幅する ことができない。また、高周波成分を高周波帯域通過フ 30 ィルタによって抽出する場合、元の信号と加算する際の 位相のずれも高速化を妨げる要因となる。高周波成分の 増幅率を高めるほど同成分の位相は遅れる。したがって 低周波領域に対して高周波領域の増幅率を高めるのが困 難であり、高速化に対して十分に対応することは困難で ある。先に示したようにサンプリングを行う方式もある が、この方式ではサンプリング回路の帯域が制限要因に なる。通常、サンプルホールド回路は、信号を遮断/通 過させるゲートと電荷を蓄える容量素子とから構成さ れ、ゲートが信号通過状態から信号遮断状態に移行した 40 時の信号電圧を保持する。この動作においてサンプリン グ値の誤差が生じる。すなわち、ゲートを構成するトラ ンジスタ自身の寄生容量の充放電による誤差と、トラン ジスタのオン抵抗と容量による遅延である。容量が十分 大きければ誤差は少なくすることができるが、抵抗と容 量によって決まる遅延量は大きくなり、容量素子にかか る電圧が本来の伝送路出力に追従できずにずれてしま う。また、容量が小さければ寄生容量によって生じる誤 差が問題となり、高速動作が困難になる。本発明の課題 は、上述した従来技術の問題点を解決することであっ

て、その目的は、伝送データが高速化されてもまた伝送 距離が長距離化されても、伝送路の減衰特性を十分に補 償することのできる通信システムを提供できるようにす ることである。

[0009]

【課題を解決するための手段】上記の目的を達成するため、本発明によれば、送信回路を有する第1のデバイスの前記送信回路から受信回路を有する第2のデバイスの前記受信回路へ電気信号を電気伝送路を介して伝送する通信システムにおいて、前記送信回路と前記受信回路の双方に等化回路が備えられている通信システム、が提供される。

【0010】 [作用] 送信回路に設置された等化回路および受信回路に設置された等化回路がそれぞれ互いに他方の課題を解決し合うことにより、各々の特徴を活かすことが可能である。すなわち、送信回路に設置された等化回路により伝送路終端における低周波減衰率と高周波減衰率の格差を縮小することができ、また受信回路に設置された等化回路の高速化に対する負荷を軽減することができる。これによりサンプリング方式の検出回路を用いずに、高速動作が可能になる。また、送信回路に設置された等化回路のみでは困難である高減衰率伝送路のデータ伝送を、受信回路に設置された等化回路を用いて増幅度の補充を行うことにより可能にする。このように送信回路および受信回路にそれぞれ設置する等化回路を相補的に使用することで高速かつ高増幅率の通信システムを得ることができる。

[0011]

【発明の実施の形態】次に、本発明の実施の形態について図面を参照して詳細に説明する。

「第1の実施の形態」図1は、本発明の第1の実施の形 態を示すブロック図である。半導体集積回路100内で 生成された送信信号は半導体集積回路100内に設置さ れた送信回路1に入力される。その入力信号は、バッフ ア4によりバッファリングされる外、シフトレジスタで 構成される1ビット遅延回路5により1ビット遅延され た後インバータ6により反転される。その反転信号はバ ッファ4の出力信号と所定の割合で重ね合わされて伝送 路2へ出力される。ここで、送信回路1においては高周 波増幅率が伝送路の高周波減衰率よりも小さくなるよう に設定をしなければならない。これにより伝送路出力に おいて出力信号の低周波成分と高周波成分の減衰率の比 を小さくすることができる。伝送路2としてはプリント 基板上のプリント配線(伝送線路)またはケーブルが想 定されている。伝送路2を経由した信号は、半導体集積 回路200内に設置された、等化回路7と信号判定回路 8を有する受信回路3に入力される。ここで、等化回路 7としては、図12に示す等化回路など従来受信回路に 用いられてきた等化回路を適宜採用することができる。 50 信号判定回路8は、等化回路7から出力されるアナログ

信号についてディジタル値を判定する回路であって、通 常用いられているアナログ/ディジタル変換回路を用い て構成することができる。

【0012】図2に本実施の形態回路の各部の周波数特 性を示す。ディジタル信号入力に対し、送信回路1の出 力の周波数特性は(a)のようになる。送信回路1の出力 特性は信号周波数f。およびその奇数倍においてピーク をもつ特性であるが、図2では信号周波数 fo を横軸の フルスケールとしてそれ以上の周波数帯域の特性は図示 されていない。この送信回路出力を(b)の周波数伝達特 性を持つ伝送路に入力した場合の伝送路出力は(c)の特 性となる。信号周波数以下の領域において、この特性の 出力を周波数依存性が一定である波形に修復するために は(d)の特性が必要となる。送信回路1の(a)の特性を持 つ等化回路は、ビット単位の処理を行う回路であるか ら、増幅率に関わらず処理速度は一定である。しかしな がら受信回路3に設けられる等化回路7は必要とされる 増幅率が大きいほど遅延を生じ、高周波成分の増幅が困 難となる。そこで、本実施の形態においては、送信回 路、受信回路それぞれに等化回路を設けそれらの特性を 相補的に設定することで、増幅率すなわち受信側の等化 回路に要求される高周波増幅率をシステム全体に要求さ れる高周波増幅率の一部で済むようにしている。その結 果、受信側等化回路の駆動帯域を広げることができ、シ ステム全体の高速化が可能となる。

【0013】[第2の実施の形態]図3は、本発明の第 2の実施の形態を示すブロック図である。図3におい て、図1に示した第1の実施の形態の部分と同等の部分 には同一の参照番号が付せられているので重複する説明 は省略するが、本実施の形態においては、受信回路にお 30 ける等化が等化回路7と等化回路9の2段構成の等化回 路によって実行されている。等化回路9は信号周波数以 上の周波数帯域について増幅を行う。図4は、本実施の 形態回路の各部の周波数特性を示す図であって、同図に おいては信号周波数 f。以上の帯域まで含めた周波数特 性が示されている。送信側等化回路では、(a)で示さ れるように、信号周波数「。以上では信号周波数」。で の増幅度以上の増幅度が得られていない(信号周波数 f 。の奇数倍の周波数において信号周波数f。の増幅度と ほぼ同じ値のピーク増幅度となる周波数特性が得られて いる)。このことは、送信側等化回路では信号周波数 f 。以上の帯域については等化が行われていないことを意 味する。したがって、(b)の特性を有する伝送路2か ら出力される信号の特性は(c)に示すように信号周波 数f。以上の周波数において大きく減衰したものとな る。第1の実施の形態のようにこの信号を受信回路側で 一段の等化回路によって増幅した後ビット判定を行うこ とも可能であるが、ビット検出マージンを大きくとるた めには信号周波数f。以上の周波数での減衰を補償する ことが望まれる。しかしながら伝送路出力の周波数依存 50 200内に、等化回路9の出力信号が入力される等化調

は、信号周波数以下の等化が行われた帯域と、信号周波 数以上の等化が行われない帯域が存在するために、受信 回路の1つの等化回路では2つの帯域に対応した補償を 行うことは困難である。

【0014】そこで、本実施の形態においては、図3に 示すように、受信回路3内に第1の実施の形態の等化回 路と同等の特性を有する等化回路7の外に信号周波数 f 。以上の周波数帯域の増幅を行う等化回路9を設けてい る。これにより、高周波帯域での十分の等化が可能にな り、より原波形に近い波形に復元することが可能にな る。図4の(c)の特性を有する信号に対し受信回路にお いて理想的な復元を行うために等化回路に要求される特 性(d)が求まる。ここで初段の等化回路7の周波数特性 を(e)とする。(d)と(e)を比較すると分かるように高調 波領域の増幅率が不足している。ここで(d)より(e)を減 じた特性は(f)の特性となる。したがってこの特性を持 つ等化回路9を後段に設けることで理想の復元波形に近 い波形が得られる。よって、第1の実施の形態の場合に 比較してビット検出のマージンを増すことができる。な お、受信回路の後段に設置される等化回路9は、信号周 波数帯以上の周波数領域での増幅を目的とするものであ るため、それ以下の周波数帯においてはそれよりも増幅 率が低くなるように(すなわち、1に近くなるように) 設定される。

【0015】「第3の実施の形態」図5は、本発明の第 3の実施の形態を示すブロック図である。図5におい て、図1に示した第1の実施の形態の部分と同等の部分 には同一の参照番号が付せられているので重複する説明 は省略する。本実施の形態においては、半導体集積回路 200内に、伝送路2から伝送された信号が入力される 等化調整回路10が設けられる。等化調整回路10は、 伝送路2の出力信号の周波数特性を検出し、等化回路7 が行うべき等化特性を決定して等化回路7を制御する。 伝送路2が、製品出荷時の状態を維持し続ける場合には 等化回路7の等化特性を固定にしておくこともできる が、ユーザサイドにおいて伝送路の選択が可能である使 用形態の製品にあっては、受信回路側において伝送路の 出力特性に応じて等化特性を調整できることが望まし い。本実施の形態は、これに対応したものである。ま - 40 - た、伝送路2が固定されたものであっても、温度変化な どの環境変化によりあるいは製品出荷後の経時変化によ り送信回路や伝送路2の特性が変化する可能性がある。 このような状況に対しても本実施の形態によれば適切に 対処することが可能である。

【0016】「第4の実施の形態」図6は、本発明の第 4の実施の形態を示すブロック図である。図6におい て、図3に示した第2の実施の形態の部分と同等の部分 には同一の参照番号が付せられているので重複する説明 は省略する。本実施の形態においては、半導体集積回路

整回路10 aが設けられる。等化調整回路10 aは、等化回路9の出力信号を監視してその周波数特性がフラットとなるように、等化回路7と等化回路9とにフィードバックをかける。これにより、第3の実施の形態より的確に等化回路の制御を行うことが可能になる。

【実施例】次に、本発明の実施例について図面を参照し

て詳細に説明する。第1ないし第4の実施の形態におけ

[0017]

る受信回路3に設置される等化回路7、9を高速動作が 可能なCMOSインバータを用いて構成した。図7 (a) は、本実施例の等化回路の回路図であり、図7 (b) は、該等化回路に用いられている反転増幅器の回 路図である。等化回路7(9)は、図7(a)に示すよ うに、抵抗と容量素子とからなる高周波帯域通過フィル タ21と2つの反転増幅器11およびその各反転増幅器 の出力を加算する手段から構成される。各反転増幅器 は、図7(b)に示すように、1段目の増幅段12と2 段目のゲイン調整段13とからなる。増幅段12は、ゲ ートが共通接続され、かつ直列接続されたpチャネルM OSトランジスタQ1とnチャネルMOSトランジスタ O2によって構成され、いわゆるCMOSインバータ構 成の増幅器である。ゲイン調整段13は、ゲートが共通 に増幅段12の出力端子に接続され、かつ直列接続され たpチャネルMOSトランジスタQ3、Q4、nチャネ ルMOSトランジスタQ5、Q6と、pチャネルMOS トランジスタQ3に並列接続されたpチャネルMOSト ランジスタQ7と、nチャネルMOSトランジスタQ6 に並列接続された n チャネルMOSトランジスタQ8ト によって構成され、トランジスタQ3~Q6のゲートは トランジスタQ4、Q5のドレインに共通に接続され、 トランジスタロ7とトランジスタロ8のゲートにはそれ ぞれゲイン調整電圧Vb1、Vb2が入力されている。 1段目のCMOSインバータ構成の増幅段12は入力信 号を高ゲインで増幅する。また、2段目のゲイン調整段 13は1段目の増幅を打ち消す働きをし、回路全体のゲ

【0018】ここで回路のゲインは1以下あるいは1以上に任意に調整できるよう設計をし、各増幅回路のゲイン調整を各々適切に設定することにより、信号とその高周波成分の加算比率を広範囲で任意に設定することが可能になる。従来の回路では図13に示したように差動アンプが主に使用されていたが、この差動アンプでは定電流源が大面積を消費する。また、同図における差動アンプは入力電圧レンジが狭いことが問題であり、これを拡50

インを抑制する。図8にそのDC出力の例を示す。ゲイン調整段に入力するゲイン調整電圧Vbl、Vb2を増

減することで、図8に示すように、ラインの傾きのみを

すなわちゲインのみを調整することができる。図5、図

調整回路10、10aからゲイン調整電圧Vb1、Vb

2が出力される。

6に示される第3、第4の実施の形態においては、等化 40

大するために、pチャネルMOSトランジスタによって 差動回路を構成する差動アンプとnチャネルMOSトランジスタによって差動回路を構成する差動アンプとを並列に配置することも考えられるが、この場合には回路はさらに大規模になる。これに対して本実施例回路ではCMOSアンプであるために、広入力電圧レンジの回路が小面積で構成可能である。また、本実施例における回路においては、定電流源を持たないために1段目の回路においてトランジスタのゲートーソース間電圧を差動回路においてトランジスタのゲートーソース間電圧を差動回路においてトランジスタのゲートーソース間電圧を差動回路においてトランジスタのゲートといできる。これにより電流駆動能力を向上させることができる。これにより電流駆動能力を向上させることができる、次段の駆動を迅速に行うことができるため、高速動作が可能になる。また、差動型の演算増幅器を用いた線形増幅器と比較すると、抵抗を介したフィードバックが必要ないために該抵抗とゲート容量からなる遅延分を抑制することができ

[0019]

【発明の効果】以上説明したように、本発明の通信システムは、送信回路と受信回路の双方に等化回路を備えた ものであるので、いずれか一方のみに等化回路を設けた場合の問題点を解決して、高速で高品質のデータ伝送を行うことが可能になる。

【図面の簡単な説明】

- 【図1】 本発明の第1の実施の形態のブロック図。
- 【図2】 本発明の第1の実施の形態の周波数応答特性を示すグラフ。
- 【図3】 本発明の第2の実施の形態のブロック図。
- 【図4】 本発明の第2の実施の形態の周波数応答特性 を示すグラフ。
- 【図5】 本発明の第3の実施の形態のブロック図。
- 【図6】 本発明の第4の実施の形態のブロック図。
- 【図7】 本発明の実施例に用いられた等化回路の回路 図。
- 【図8】 本発明の実施例に用いられた等化回路の入出 力特性を示すグラフ。
- 【図9】 送信回路に設けられる等化回路の従来例(その1)。
- 【図10】 送信回路に設けられる等化回路の従来例(その2)。
- 【図11】 送信回路に設けられる等化回路の従来例(その3)。
- 【図12】 受信回路に設けられる等化回路の従来例(その1)。
- 【図13】 従来の等化回路に用いられた増幅器の回路 図。
- 【図 1 4 】 受信回路に設けられる等化回路の従来例(その2)。
- 【図15】 送信回路に設けられた等化回路の等化量不適合による位相ずれの説明図。

【符号の説明】

10

1 送信回路

2 伝送路

3 受信回路

4、14 バッファ

5、15、17、19 1ビット遅延回路

11

6、16 インバータ

7、9 等化回路

8 信号判定回路

10、10a 等化調整回路

11 反転増幅器

* 12 增幅段

13 ゲイン調整段

18、20 出力決定回路

21 高帯域通過フィルタ

22 增幅器


23 サンプルホールド回路


24 判定回路


25 演算增幅器


26 定電流源


*10 100、200 半導体集積回路



































【図15】

